Operaciones de lectura mejoradas en la memoria 3D NAND Flash

  • Noticias y Actualidad

NAND Flash 2

Científicos chinos han desarrollado un esquema de decisión de voltajes de lectura mejorado que elimina la necesidad de realizar operaciones de reintento de lectura en la memoria 3D NAND Flash. Esta innovación promete reducir la latencia de lectura y recuperación de datos en un 23% con respecto al esquema convencional utilizado comúnmente en la industria.

Uno de los problemas que afectan a la confiabilidad de la memoria 3D NAND Flash es el aumento de errores de lectura que provoca la degradación del voltaje de umbral. Para reducir estos errores se emplea una técnica de reintento de lectura basada en la determinación de los voltajes de lectura óptimos (ORV). Pero las operaciones adicionales que implica este reintento de lectura aumentan la latencia de lectura durante la lectura de datos almacenados y las tareas de recuperación.

Para acabar con estos problemas un equipo de científicos de la Academia de Ciencias de China ha desarrollado un esquema de decisión de voltaje de lectura óptimo sin operaciones específicas de reintento de lectura (ORVD-WRRO). Este sistema elimina las operaciones de lectura adicionales que implican las operaciones de reintento de lectura, con lo que se reduciría la latencia de lectura en la memoria 3D NAND.

El esquema ORVD-WRRO emplea el código de corrección de errores de registro de errores superpuestos (OER-ECC) para determinar los voltajes de lectura óptimos. Además, añade operaciones de modificación y decisión de ORV entre los procedimientos de detección de lectura y los datos leídos y decodificados previamente por OER-ECC, que se pueden utilizar para determinar los ORV posteriores. Como explican estos científicos en su publicación, los ORV de la memoria NAND flash se pueden determinar sin añadir operaciones de lectura adicionales.

Sus experimentos muestran que las desviaciones entre los ORV determinados por el ORVD-WRRO y el valor real de los voltajes de lectura óptimos es inferior a 44 milivoltios, y la tasa de error de bit sin procesar (RBER) se reduce a menos de 0,0097, quedando dentro del umbral de corrección de errores de QC-LDPC. Y, como resultado, este esquema podría reducir la latencia de lectura y recuperación de datos en un 23,21% en comparación con los esquemas tradicionales.

Más información

¿Cuál es el futuro del mercado de almacenamiento? ¿Qué tecologías son las más adecuadas? Si quieres obtener más información sobre un segmento en crecimiento puedes visitar la página de nuestro colaborador Synology