Tecnología de simulación para mejorar la fabricación de memoria 3D NAND

  • Noticias y Actualidad

Intel_3D XPoint_Optane_Memoria

Ingenieros coreanos han desarrollado un sistema de simulación que permite analizar las propiedades de los nuevos materiales empleados en la fabricación de memoria 3D NAND. Han trabajado especialmente en la mejora del diseño de las trampas de carga, cuya fabricación se hace más compleja a medida que se apilan más capas de celdas para incrementar la capacidad de los chips.

Uno de los fundamentos de la tecnología de memoria 3D NAND flash es el apilamiento de capas para incrementar la densidad de celdas de los chips. Todos los fabricantes de la industria están trabajando en aumentar las capas de sus chips para las siguientes generaciones de productos, pero se enfrentan a mayores dificultades para garantizar la calidad final de los productos. En este camino se están estudiando nuevos materiales para fabricar las celdas de memoria que podrían ayudar a la evolución de esta tecnología, pero es necesario conocer mejor su comportamiento y sus particularidades a la hora de diseñar los procesos de fabricación y garantizar la calidad.

Para ello, un equipo de la Escuela de Ingeniería Electrónica y Eléctrica, perteneciente a la Universidad Nacional Hankyong, en Corea del Sur, ha diseñado un modelo de simulación que permite predecir cómo afectará el escalado de las celdas unitarias para reducir los problemas en la fabricación y optimizar los procesos. Estos expertos apuntan a que es fundamental basarse en materiales con altas constantes dieléctricas para la fabricación de las trampas de carga en la memoria 3D NAND Flash.

Por ello, han diseñado un modelo de simulación predictiva capaz de mostrar cómo funcionarán las características de programación que representa la eficiencia de captura de carga de las películas dieléctricas de trampa de carga en base al concepto mobility–carrier-lifetime (μτ) del producto. En su artículo, publicado en la revista especializada Japanese Journal of Applied Physics, explican que se supone que la distancia media desde la capa de túnel de cargas atrapadas es proporcional al campo eléctrico en la trampa de carga, como consecuencia de este parámetro.

En sus simulaciones, la distribución de la carga atrapada indica que la distancia promedio de la trampa se acerca a la capa de túnel a medida que transcurre el tiempo de programación de las celdas. Y han corroborado que la ventana de programación aumenta a medida que se disminuye la distancia media de la trampa. Por ello, han determinado que cualquier nuevo material para esta capa de trampas de carga que quiera reemplazar al Si3N4 empleado normalmente de vería tener un determinado μτ, lo que contribuirá a acelerar el desarrollo de nuevos compuestos que permitan mejorar la eficiencia y calidad de la memoria 3D NAND flash y a optimizar los procesos de fabricación.

Más información

¿Cuál es el futuro del mercado de almacenamiento? ¿Qué tecnologías son las más adecuadas? Si quieres obtener más información sobre un segmento en crecimiento puedes visitar la página de nuestro colaborador Western Digital