Adelgazando la estructura multicapa de las obleas de memoria

  • Noticias y Actualidad

Oblea_Semiconductor_Intel

El apilamiento de capas de celdas es la base de la memoria 3D NAND, y a medida que los fabricantes aumentan las capas se incrementa el grosor final de los chips. Una empresa especializada en empaquetamiento de semiconductores ha desarrollado una nueva tecnología de paquete delgado de matriz cuádruple que permite adelgazar el conjunto para lograr una mayor densidad de área de los chips en el mismo volumen.

La industria de memoria tiene muy en cuenta el parámetro de los bits por centímetro cuadrado, pero el aumento de densidad de la memoria se basa en el apilamiento de un número cada vez mayor de capas, que obliga a aumentar el grosor de los chips. La clave para mantener un volumen adecuado en los chips mientras se sigue incrementando la cantidad de capas está en el grosor de las capas que forman parte de este conjunto, y la empresa especializada en empaquetado de chips Amkor ha presentado una tecnología que permite compensar la mayor cantidad de capas con una estructura de láminas más delgadas.

Se trata de lo que denominan Paquete Delgado de Matriz Cuádruple (QDP), que en el ámbito de la memoria 3D NAND permite reducir la relación entre la densidad de celdas y el grosor de los chips. Sus expertos explican que las técnicas actuales emplean 16 troqueles en un paquete de 1,2 milímetros, pero para mantener estas cifras es necesario un nuevo enfoque que permita aumentar la densidad de datos manteniendo un volumen adecuado para los usos finales de los chips.

Su tecnología se basa en apilar verticalmente cuatro troqueles unidos por hilos metálicos en un paquete con un espesor total de 200 micras. Para ello han trabajado en los cuatro bloques fundamentales que forman parte de la arquitectura de los chips. Por un lado, han mejorado el sistema empleado para realizar el corte de las obleas de silicio, logrando que estas puedan fabricarse más delgadas. Para conseguir un grosor de 25 micras han empleado el sistema SDBG (Stealth Dicing Before Grind), que permite reducir el grosor de las obleas hasta el nivel deseado situando el proceso realizado por láser antes del resto de etapas involucradas en el pulido de las obleas.

Después, han empleado un diseño y una estructura de unión propia para reducir el espesor total del paquete a menos de 200 micras, cuando en los procesos tradicionales habría sido de 325 micras, empleando un troquel reducido, una película delgada para unir los troqueles (DAF) y una unión de bucle bajo. En cambio, han utilizado un método de fijación de troqueles que aprovecha una tecnología de liberación como las empleadas en la fabricación de paneles y tiras, optimizando el crecimiento en el eje Z.

Los responsables de esta tecnología dicen que en el Diseño de Paquete de Matriz Cuádruple (QSP) la amtriz se coloca en una cavidad, en lugar de en un sustrato, lo que permite una estructura de conexión por cable más tradicional, una mayor libertad para enrutar señales a uno o ambos lados de las capas en la estructura de paquetes en paquetes (PiP), logrando el objetivo propuesto de mantener el grosor por debajo de 200 micras.

Uno de los retos que enfrentaron los ingenieros fue controlar el nivel de deformación de obleas tan delgadas, que podría afectar a la calidad del resultado final. Esto se logró mediante simulaciones muy detalladas que permitieron establecer los parámetros idóneos en las diferentes etapas de fabricación, es decir, los equivalentes a los procesos de empaquetado tradicionales, empleados en la fabricación en masa. 

Más información

¿Cuál es el futuro del mercado de almacenamiento? ¿Qué tecnologías son las más adecuadas? Si quieres obtener más información sobre un segmento en crecimiento puedes visitar la página de nuestro colaborador Western Digital