Crean un nuevo controlador NVMe de código abierto basado en hardware
- Noticias y Actualidad
Investigadores de una universidad china han desarrollado un nuevo controlador NVMe basado en hardware, pensado para acelerar el rendimiento en las unidades SSD basadas en memoria de clase de almacenamiento. Se trata de un desarrollo de código abierto que permitirá a los investigadores de este campo de memoria emergente seguir desarrollando su tecnología para las futuras plataformas de computación de alto rendimiento.
Con la llegada del protocolo e interfaz NVMe la industria de almacenamiento dispone de un amplio espacio para el desarrollo de nuevos productos de memoria no volátil de alto rendimiento. El campo más interesante de cara al futuro es el de la memoria de clase de almacenamiento (SCM), una categoría que engloba nuevos tipos de memoria NVM que superan las capacidades de los chips NAND Flash, enfocados a las plataformas de computación más potentes.
Pero los controladores de software empleados comúnmente en los SSD NVMe basados en flash no permiten aprovechar las capacidades de estos nuevos tipos de memoria, ya que consumen demasiados recursos del procesador y elevan el consumo de energía. Y el firmware también puede ser un problema, ya que genera cuellos de botella que limitan el rendimiento de E/S de este tipo de memoria, que se encuentra un orden de magnitud por encima de las tecnologías flash.
Por ello, los fabricantes de SCM están utilizando controladores de hardware que optimizan al máximo sus chips, aunque la inmensa mayoría son desarrollos propietarios confidenciales, que no pueden ser aprovechados por el resto de la industria ni por los investigadores académicos involucrados en el desarrollo de nuevos tipos de memoria no volátil. Pero ahora un equipo de investigadores del State Key Laboratory of ASIC and System, perteneciente a la Universidad Fudan, en Shanghai, han presentado un nuevo controlador NVMe por hardware de código abierto.
Sus creadores afirman que este nuevo controlador ofrece una latencia ultrabaja y un alto rendimiento con una arquitectura altamente paralela, canalizada y escalable, que admite un controlador de administración y varios controladores E/S totalmente automatizados por hardware. Según sus pruebas, logra un ancho de banda máximo de 7 GB/s, lo que actualmente representa un 89% del ancho de banda del bus PCI Express. Y destacan que el ancho de banda de lectura y escritura es 2,2 y 2,3 veces mayor que los controladores disponibles en el mundo académico, y su latencia es 5,1 y 4,9 veces menor, respectivamente.
