Seguridad mejorada para las tecnologías emergentes de memoria no volátil
- Noticias y Actualidad
Investigadores norteamericanos han desarrollado una nueva tecnología que mejora la seguridad en las tecnologías emergentes de memoria no volátil, como la RAM Resistiva y la STTRAM. Se basa en el uso de condensadores para eliminar la vulnerabilidad del canal lateral de alimentación empleado en las operaciones de lectura y escritura de datos, lo que permitiría fabricar chips de alta seguridad.
Las posibles aplicaciones de las memorias no volátiles (NVM) emergentes, como la RAM Resistiva (RRAM) o la RAM de par de transferencia de giro (STTRAM) son numerosas. Estas tecnologías permiten un almacenamiento de datos con una alta velocidad de acceso, largos tiempos de retención y un consumo y escalabilidad mejorados con respecto a otras memorias como la DRAM y la NAND flash. Por ello se están dedicando muchos esfuerzos para desarrollar dispositivos con estos chips para aplicaciones muy diversas.
Pero en estas tecnologías se emplea un canal de alimentación lateral en el que se filtra el “peso de Hamming” de los datos durante las operaciones de lectura y escritura. Esto genera una importante vulnerabilidad que se puede aprovechar para llevar ataques contra el canal de alimentación lateral, un riesgo de seguridad que limita las posibilidades de estas tecnologías de memoria.
Para resolver este problema, un equipo de investigadores de la Universidad de Missouri-Kansas City y de la Universidad de Pensylvania, en Estados Unidos, han desarrollado un diseño que evita el uso de este canal lateral. Su tecnología, que han denominado SecNVM, consiste en utilizar el condensador en chip y el regulador de voltaje (VR) que suministra corriente para las operaciones de lectura y escritura en la memoria no volátil.
En el artículo que han publicado en la revista IEEE Xplore explican que esto elimina las filtraciones del canal lateral, aislando la matriz de memoria de la fuente de alimentación externa durante la lectura y escritura de datos. Además, la carga residual en el banco de condensadores se desecha de forma segura para evitar cualquier fuga de información durante la recarga del condensador. Y el regulador de voltaje garantiza una corriente constante durante estos procesos, aunque el capacitor se descargue, de forma que no se genera ningún indicio que lleve a determinar los datos que se están leyendo o escribiendo.
El uso de esta tecnología ocasiona una pérdida de rendimiento (en número de instrucciones por ciclo) de entre un 0,53% y un 1,2% en base a los puntos de referencia parsec y splash-2, y genera una sobrecarga de energía manejable, teniendo en cuenta los beneficios que proporciona en materia de seguridad. Han enfocado este diseño a pequeñas macros de memoria críticas para la seguridad, y explican que se trata de una tecnología genérica, que puede utilizarse para fabricar cualquier módulo de seguridad empleando estos tipos de memoria no volátil, por ejemplo, motores de cifrado.
