Escritura optimizada en memoria no volátil

  • Noticias y Actualidad

semiconductores

Investigadores chinos han desarrollado dos sistemas para optimizar los procesos de escritura tradicionales que se emplean en los soportes de memoria no volátil más modernos. Sus propuestas se basan en listas de omisión consistentes y optimizadas para la tecnología NVM, que aumentan el rendimiento y la fiabilidad, reduciendo la degradación de la memoria por la redundancia de escritura.

En los procesos de escritura utilizados en la memoria no volátil actual se utilizan las denominadas Skiplists, o listas de omisión, que funcionan bien en las escrituras rápidas, pero estos sistemas heredados de otros tipos de memoria no son lo suficientemente eficientes para las nuevas tecnologías. Dado que muchos datos alojados en la memoria necesitan ser reordenados o actualizados parcialmente, las operaciones de escritura pueden sufrir inconsistencias en caso de sufrir algún fallo.

Para garantizar a coherencia de los datos se emplean generalmente skiplist coherentes tradicionales basadas en Redo-Logging (RLD), pero este método obliga a realizar escrituras dobles que desgastan considerablemente las celdas de memoria, reduciendo su vida útil. Para solucionar este problema un equipo de investigadores del Laboratorio Nacional de Optoelectrónica de Wuhan, perteneciente a la Universidad de Ciencia y Tecnología de Huazhong (China), han desarrollado dos nuevas skiplists cosistentes y optimizadas para la escritura en memoria NVM, que han denominado Atomic Skiplist (AS) y Atomic and Selective Consistent Skiplist (ASCS).

Como explican en el artículo publicado en la revista IEEE Access, AS aprovecha las escrituras atómicas de fallos sin registro para los niveles 0 e interno de la skiplist para evitar las escrituras dobles que genera el sistema Redo-Logging. Por su parte, ASCS aprovecha a coherencia selectiva y las escrituras atómicas con fallos sin registros para reducir más las escrituras de NVM en los índices.

Según las pruebas que han realizado, AS y ASCS reducen el número de descargas de línea de caché en un 67,5% y un 75%, respectivamente, con respecto a RLS. También disminuyen la latencia de inserción en rangos del 32,3-40,9% y del 36,2-54,2%, respectivamente y reducen la latencia de eliminación en rangos del 38,7-47,1% y un 44,9-57,8%. Además, aumentan el rendimiento de inserción en un 49,1% y un 65% y el rendimiento de eliminación en un 65,1% y un 80,5%, respectivamente.