Mejoran el diseño térmico en la memoria resistiva

  • Noticias y Actualidad

cm vv nov

Las arquitecturas tridimensionales empleadas actualmente la memoria resistiva plantean problemas de gestión térmica dentro de los chips, y la industria está tratando de optimizarlas para hacerlos más resistentes. Con este objetivo en mente, un equipo de ingenieros norteamericanos ha realizado un profundo estudio sobre el tema, y ha desarrollado un modelo que permitirá mejorar los diseños en el futuro.

Una de las tecnologías que se postula como sustituta de la memoria actual es la memoria resistiva, que puede adoptar diferentes formas gracias a su especial combinación de velocidad y no volatilidad. Esto permitirá crear dispositivos que podrían sustituir a los chips NAND Flash, la memoria DRAM convencional o la SRAM, entre otras tecnologías. Pero lograr una capacidad competitiva implica trabajar de forma similar a como se hace con otros chips, empleando estructuras tridimensionales que proporcionan una mayor densidad de celdas de memoria.

Pero a medida que se apilan más niveles en los chips se incrementa la generación de calor, y la industria está buscando formas de mejorar sus diseños en lo que se refiere a la gestión térmica. El objetivo es lograr una tecnología fiable, resistente y más eficiente en términos energéticos, y para ello los investigadores están trabajando en nuevos diseños. Pero es necesario profundizar más en el funcionamiento de los memristores y en cómo se comportan a nivel térmico a medida que se sofistican los diseños.

Un buen ejemplo es un trabajo que acaban de publicar en la revista Applied Physics Letters, elaborado por un equipo de ingenieros del Instituto Tecnológico de Georgia, del Laboratorio Nacional Sandia, en Livermore, y de HP Labs. Se trata de una investigación específicamente enfocada en las condiciones térmicas de los memristores que existen actualmente, cuya finalidad es contribuir a mejorar los diseños de chips en el futuro.

Como explican en su artículo “a medida que los dispositivos electrónicos a nanoescala se empaquetan en densas matrices tridimensionales, los efectos del entorno térmico del sistema durante el funcionamiento del dispositivo se vuelven críticos, pero no se comprenden claramente”. Este es el problema más importante a resolver, y su estudio se ha centrado en la predicción de la evolución de la temperatura, para lo que estos investigadores han desarrollado un modelo electrotérmico híbrido que proporciona pautas de diseño fundamentales a la industria.

Para lograrlo han realizado un exhaustivo mapeo térmico y de rayos X con resoluciones submicrométricas en interruptores memristivos de óxido de tantalio durante su funcionamiento. Esto les ha permitido observar los puntos calientes en los diseños actuales, y cómo se van desarrollando los gradientes térmicos, a medida que se utilizan los chips en diferentes entornos. Según sus creadores, este modelo “guiará el diseño del sistema al considerar el rendimiento térmico, que es fundamental para la mayoría de los chips electrónicos del futuro”.

Más información

¿Cuál es el futuro del mercado de almacenamiento? ¿Qué tecologías son las más adecuadas? Si quieres obtener más información sobre un segmento en crecimiento puedes visitar las páginas de nuestros colaboradores NetApp y Synology