Acepto

COOKIES

Esta web utiliza cookies técnicas, de personalización y de análisis, propias y de terceros, para anónimamente facilitarle la navegación y analizar estadísticas del uso de la web. Obtener más información

Mejorando la confiabilidad de las unidades flash MLC

  • Noticias y Actualidad

Intel SSD 3D NAND

Investigadores de un laboratorio adscrito al a Universidad China de Wuhan han publicado un artículo en el que proponen un nuevo esquema de corrección de errores para la memoria flash MLC. Esto permitiría incrementar la confiabilidad de estos chips hasta niveles más cercanos a los de la memoria SLC, incrementando la capacidad de las unidades SSD de alto rendimiento.

Uno de los puntos controvertidos que tiene la tecnología de memoria flash Multi Level Cell (MLC) es que su aumento de capacidad por celda conlleva una menor confiabilidad de los datos, con respecto a los chips SLC. La industria está investigando formas de mejorar este parámetro para poder incrementar la capacidad de las unidades SSD empleadas en entornos de alto rendimiento, entre otros, donde hasta ahora se empleaban chips Single Level Cell (SLC).

En estas aplicaciones la confiabilidad es vital, y ahora un equipo de investigadores de la Universidad de Wuhan, en China, han presentado un trabajo en el que exponen un nuevo enfoque para los chips MLC. Según afirman en este documento, la memoria NAND flash sufre de ciertas interferencias que generan errores, lo que reduce su confiabilidad. Para combatir el problema se emplean sistemas de corrección de errores (ECC) y esquemas de preprocesamiento de datos antes de la escritura.

Pero estos investigadores afirman que las técnicas empleadas hasta ahora no tienen en cuenta la interacción que se produce entre las interferencias del programa y los errores de retención, lo que conduce a errores. Además, después de ese preprocesamiento de datos se pueden producir errores en la aleatoriedad de los datos, entre otros problemas. Para reducir la tasa de errores residuales (RBER), proponen una estrategia denominada CeSR, que puede reducir la tasa de errores de los datos calientes y fríos en un 20,30% y un 85,13%, respectivamente.

Además, afirman que mediante lo que denominan estrategia de decodificación LDPC asistida pueden incrementar la tasa de éxito en la decodificación de datos en hasta un 97% para datos fríos, y reducir el número promedio de iteraciones de decodificación de páginas MSB para datos fríos y calientes en hasta un 31,6% y un 73,9%, respectivamente. Este avance es un paso más en el desarrollo de la memoria de “dos bits por celda”, que están sustituyendo paulatinamente a los chips SLC, más costosos y de menor capacidad.

Más información

¿Cuál es el futuro del mercado de almacenamiento? ¿Qué tecnologías son las más adecuadas para las empresas? Si quieres obtener más información sobre un segmento en crecimiento puedes visitar la página de nuestro colaborador HPE.