Acepto

COOKIES

Esta web utiliza cookies técnicas, de personalización y de análisis, propias y de terceros, para anónimamente facilitarle la navegación y analizar estadísticas del uso de la web. Obtener más información

Redes neuronales para reducir los errores en la memoria NAND flash

  • Noticias y Actualidad

inteligencia artificial

Uno de los problemas de la memoria NAND Flash, especialmente en los nuevos formatos, es que en muchos casos se incrementa la tasa de errores de bit, lo que perjudica el avance de esta tecnología en entornos profesionales. Pero un grupo de investigadores ha desarrollado una red neuronal capaz de analizar mejor el funcionamiento de los chips, y que ayudará a mejorar la corrección de errores.

La memoria de estado sólido ofrece un rendimiento superior a los discos duros mecánicos tradicionales, pero tiene sus propios inconvenientes, que la industria debe solventar para que la tecnología pueda seguir avanzando. Porque con los nuevos formatos de chips NAND Flash se ha incrementado la tasa de errores de bit, algo que se está notando mucho en los instrumentos científicos de nueva generación, que se sirven de este tipo de memoria para acelerar su rendimiento.

La cuestión es que el desempeño y la fiabilidad de este tipo de memoria se está demostrando muy diferente en cada escenario y con cada aplicación, lo que complica a la industria desarrollar memorias multipropósito de alta calidad. Y, aunque se emplee la memoria más adecuada actualmente para este tipo de instrumentación científica, estas máquinas se dedican a diferentes tareas, y en algunas continúan experimentando tasas de error superiores a lo esperado.

Para mejorar las técnicas de fabricación sin que disminuya la fiabilidad de la memoria, un grupo de investigadores ha desarrollado una red neuronal artificial capaz de evaluar la distribución de errores en los chips de memoria NAND Flash, que permitirá mejorar los sistemas de corrección de errores integrados en la memoria de estado sólido. Asimismo, este sistema integra un algoritmo de ecualización de desgaste con el que se pretende aumentar el rendimiento de la memoria.

Esta nueva red neuronal ha sido alimentada con los datos recogidos de una plataforma experimental de almacenamiento SSD durante 200 días, que ha permitido desarrollar un modelo de predicción de errores de bit. Como resultado, se ha visto que los diferentes modelos de chip y los distintos métodos de corrección de errores tienen ventajas e inconvenientes en cada escenario. Esto contribuirá a mejorar los procesos de fabricación y la arquitectura de los propios chips y de los sistemas de corrección de errores, para conseguir una memoria más polivalente.

Más información

¿Cuál es el futuro del mercado de almacenamiento? ¿Qué tecnologías son las más adecuadas para las empresas? Si quieres obtener más información sobre un segmento en crecimiento puedes visitar la página de nuestro colaborador HPE.