Acepto

COOKIES

Esta web utiliza cookies técnicas, de personalización y de análisis, propias y de terceros, para anónimamente facilitarle la navegación y analizar estadísticas del uso de la web. Obtener más información

Fabricar buenos chips NAND flash es cada vez más difícil

  • Noticias y Actualidad

Silicon Chips

A medida que la arquitectura de los chips de memoria NAND Flash se hace más compleja y se aumenta su capacidad, resulta más difícil y más costoso asegurar el rendimiento y la fiabilidad de sus productos finales. La técnica empleada para hacerlo, denominada metrología, se enfrenta a numerosos desafíos a la hora de cuantificar la calidad de los nuevos chips de múltiples capas.

La fabricación de chips de memoria NAND flash se basa en capas, donde las celdas de memoria se disponen sobre un plano, y después se apilan diferentes capas, conectadas mediante canales verticales. Para garantizar la fiabilidad de la tecnología se emplean diversos métodos de inspección, entre ellos la metrología, que es fundamental para analizar de forma precisa las estructuras, identificar problemas y medir el rendimiento. Otros sistemas solo son capaces de detectar fallos evidentes en la fabricación, pero la metrología es clave para clasificar los chips en función de su calidad y fiabilidad.

Aplicar esta tecnología en las estructuras 2D básicas durante la fabricación es relativamente sencillo, pero cuando se trata de los chips 3D NAND, el proceso se vuelve más complicado y más caro, algo que aumenta a medida que se añaden más capas de celdas a los chips. Y, teniendo en cuenta que la solución de la industria para aumentar la capacidad de los chips es incrementar el volumen de capas, los fabricantes se enfrentan a un aumento de los costes en este aspecto de la fabricación de car al futuro.

Actualmente, el estándar más extendido de memoria 3D NAND Flash es el de 62/64 capas, pero a partir de este año comenzará a ser sustituido por los nuevos chips de 96 capas, mientras que los de 128 capas están en fase de desarrollo. Aunque la industria ya tiene previsiones de llegar hasta 500 capas en el futuro. Esto da una medida de cómo podría complicarse el proceso de verificación de la calidad y el rendimiento de los chips en los próximos años.

Según los expertos, el mayor desafío de la metrología en las estructuras de 3D NAND es analizar adecuadamente las capas internas de los chips, que se componen de materiales complejos, numerosas capas y orificios microscópicos, que aumentan en cantidad a medida que se apilan más capas, aumentando el número de pilas de compuertas y filamentos en altura. Además, afirman que ningún sistema de metrología actual es capaz de realizar todas las pruebas necesarias por sí solo, por lo que es preciso combinar varios, como microscopios electrónicos, sistemas ópticos y rayos X, entre otros. Y, a pesar de ello, pueden quedar algunos aspectos de los chips pendientes de analizar.

Para enfrentarse a ello la industria está tratando de mejorar las tecnologías utilizadas en la metrología, concretamente diferentes sistemas de análisis óptico, con los que esperan mejorar su capacidad para ver en el interior de las complejas arquitecturas de capas apiladas en la memoria 3D NAND, y en las estructuras que las interconectan. Pero todavía no han resuelto el problema, por lo que deben seguir empleando diferentes técnicas para analizar los chips, lo que de momento encarece la producción.

Más información

¿Cuál es el futuro del mercado de almacenamiento? ¿Qué tecnologías son las más adecuadas para las empresas? Si quieres obtener más información sobre un segmento en crecimiento puedes visitar las páginas de nuestros colaboradores: NetAppHuawei y HPE.