Acepto

COOKIES

Esta web utiliza cookies técnicas, de personalización y de análisis, propias y de terceros, para anónimamente facilitarle la navegación y analizar estadísticas del uso de la web. Obtener más información

Nuevas tecnologías de memoria NAND flash

  • Noticias y Actualidad

chip procesador

Los fabricantes de memoria NAND han aprovechado su asistencia al congreso 2018 Flash Memory Summit para mostrar sus nuevas tecnologías, con las que pretenden conquistar el mercado de almacenamiento de alta capacidad, hasta ahora dominado por los discos mecánicos HDD, y mejorar las prestaciones de las unidades de estado sólido del futuro.

El evento 2018 Flash Memory Summit ha reunido a las principales compañías fabricantes de memoria de estado sólido, que han mostrado a los asistentes las ventajas de sus nuevas tecnologías NAND, que persiguen el aumento de la capacidad de los chips, la mejora del rendimiento y una mayor eficiencia energética. Las principales firmas han expuesto sus propuestas para el próximo año, excepto Samsung, que el año pasado ya expuso su innovadora tecnología Z-NAND. Desde entonces se ha enfocado en el lanzamiento al mercado de sus primeras unidades, cuyos beneficios ya se conocen. Pero este año el resto de compañías destacadas del sector de memoria NAND han realizado sus propios avances. Por un lado, Intel, Micron y Toshiba han hablado de las nuevas memorias 3D NAND QLC, el siguiente paso en el desarrollo de los chips 3D NAND. Con esta tecnología se ha pasado de poder almacenar tres bits por cada celda en los chips TLC (Triple-level cell) a los nuevos QLC, que admiten cuatro bits por celda. Esas compañías también han querido destacar sus nuevos chips 3D NAND de 96 capas, con los que han elevado la capacidad de las unidades de estado sólido, con productos que empiezan a llegar al mercado este año, y que se extenderán con más fuerza durante 2019. Y han hablado de su hoja de ruta para el lanzamiento de las primeras unidades de 128 capas, que podrían empezar a verse a finales del año que viene.

Al margen de los avances en los niveles de almacenamiento y el número de capas de celdas en los chips, determinados fabricantes están explorando nuevas tecnologías NAND, con estructuras diferentes que prometen incrementos de rendimiento y capacidad con una reducción del coste de fabricación y una mejora de la eficiencia energética. Los más destacados son:

- XL-Flash de Toshiba: La propuesta de la compañía japonesa se basa en apilar columnas de bits 3D NAND (BLC) en una sola capa (SLC), lo que permite crear celdas de múltiples niveles (MLC) con menor latencia. Según afirmó Shigeo Ohshima, uno de los ejecutivos de tecnología para aplicaciones de ingeniería de SSD de Toshiba Memory Corporation, este avance no requiere ningún proceso adicional y es totalmente compatible con los protocolos de comando y la interfaz de los actuales SSD. Además, dijo que la latencia de lectura de XL-Flash podría ser 10 veces menor que en los dispositivos TLC convencionales. Por otro lado, dijo que la combinación de las tecnologías XL-Flash y QLC ofrecerían mejoras de rendimiento para el manejo de cargas de trabajo que actualmente se basan en la combinación de DRAM+HDD. Afirma que, aunque la tecnología XL-Flash es más lenta que la memoria DRAM, proporciona más capacidad y es considerablemente más económica. Los expertos del sector ya empiezan a considerar esta tecnología, junto con Z-NAND de Samsung, como alternativas viables a las soluciones 3D Xpoint de Intel ya que, aunque pueden tener menor rendimiento (especialmente en la velocidad de escritura), son mucho más baratas.

- Xtacking, de YMTC: La compañía china ha desarrollado esta nueva tecnología, con la que pretende competir con fuerza contra los principales fabricantes de memoria NAND flash. Afirman que su revolucionaria arquitectura permite mejorar mucho la eficiencia energética y las velocidades de lectura y escritura de la memoria. Además, se reduce el tamaño de la matriz y se aumenta considerablemente la densidad de almacenamiento de los chips, con un tiempo de producción más corto. Para ello sus ingenieros han separado los circuitos periféricos, dedicados a la lógica de los chips, y las matrices de almacenamiento, en dos obleas diferentes. Según afirman desde YMTC, esto permite el uso de transistores más pequeños, lo que incrementa la velocidad de lectura y escritora, alcanzando el rendimiento actual de las memorias DDR4. Además, al separar los circuitos periféricos de la matriz de almacenamiento, pueden aprovechar toda la superficie de cada capa para incrementar el número de celdas de memoria. Aunque aún no se han lanzado productos finales basados en Xtacking, sus creadores esperan lanzar las primeras unidades de prueba para principios de 2019. Por ahora, los costos del desarrollo no permiten la producción masiva, pero sus impulsores están convencidos de que lograrán rentabilizar las inversiones iniciales para lanzar este concepto al mercado con grandes posibilidades comerciales, y se sienten muy motivados por los futuros beneficios que les reportará esta tecnología.

- 4D NAND Flash, de SK Hynix: El “nuevo” concepto de la compañía surcoreana se podría considerar similar a Xtacking, ya que se basa en separar la lógica de la matriz de almacenamiento, pero en este caso se construye bajo dicha matriz, en otra capa del mismo chip. Según afirman sus creadores, esto permite reducir el tamaño de los chips y el número de pasos en la producción, generando unos costes inferiores a los de la tecnología NAND convencional. Los expertos del sector han querido remarcar que el nombre es más una cuestión de marketing, ya que el concepto no es único, haciendo referencia a la similitud con la arquitectura Xtacking ideada por la compañía china YMTC. Aun así, no restan importancia a este desarrollo, ya que efectivamente permitirá la reducción del tamaño de los chips y una potencial mejora de los tiempos de lectura y escritura. Además, SK Hynix tiene una hoja de ruta bastante clara sobre el desarrollo de sus primeras unidades 4D NAND, que empezarán a probarse durante el cuarto trimestre de 2018 en formatos de 96 capas, que posteriormente irán incrementándose más allá de las 128 capas. Esta primera propuesta contaría con chips un 30% más pequeños, que podrían reemplazar a los actuales de 256 Gb igualando el rendimiento. La compañía espera que los primeros chips $d NAND QLC de 96, capas con 1 Terabit de densidad, se empiecen a probar a mediados de 2019.

- CuA, de Intel y Micron: La arquitectura CMOS under the Array, creada por el tándem Intel-Micron también ha tenido su hueco en el evento, con propuestas de chips QLC de 64 capas y TLC de 96 capas, de tamaño más reducido que los actuales. Este desarrollo también se basa en colocar la lógica bajo la matriz de almacenamiento, incrementando la densidad de cada capa de celdas y mejorando tanto el rendimiento como los costes de producción. El concepto es muy similar al de SK Hynix y a algunas ideas de Samsung, pero Intel ya ha publicado información sobre una arquitectura en la que se superponen dos bloques de matriz-lógica, habilitando el acceso paralelo a dos bloques de memoria.

Estas innovaciones prometen avanzar en los principales desafíos a los q se enfrenta el almacenamiento de estado sólido, que son el aumento de la capacidad, la mejora de las velocidades de lectura y escritura, la reducción de costes y la eficiencia energética. Todas ellas son interesantes y potencialmente ofrecerán mejoras en todos o varios de estos frentes, pero aún es pronto para cuantificar el impacto que tendrán en un mercado que se está diversificando mucho y se encuentra en plena guerra de precios. Además, deberán competir con la tecnología HDD, que aún mantiene el liderazgo en varios subsectores muy importantes del almacenamiento empresarial y que también está trabajando intensamente en la mejora de prestaciones y la reducción de costos y de consumo eléctrico.

Más información

¿Cuál es el futuro del mercado de almacenamiento? ¿Qué tecnologías son las más adecuadas para las empresas? Si quieres obtener más información sobre un segmento en crecimiento puedes visitar las páginas de nuestros colaboradores: NetApp y Huawei.